MCR100-6G的資料

廠商            on

批號            17

標準包裝   5,000

類別 分立半導(dǎo)體產(chǎn)品

產(chǎn)品族 晶閘管 - SCR

其它名稱 MCR100-6G-ND

MCR100-6GOS

MCR1006G

電壓 - 斷態(tài) 400v

電壓 - 柵極觸發(fā)（Vgt）（最大值） 800mV

電流 - 柵極觸發(fā)（Igt）（最大值） 200μA

電壓 - 通態(tài)（Vtm）（最大值） 1.7V

Current - On State (It (RMS)) (Max) 800mA

電流 - 保持（Ih）（最大值） 5mA

電流 - 斷態(tài)（最大值） 10μA

電流 - 不重復(fù)浪涌 50，60Hz（Itsm） 10A @ 60Hz

SCR 類型 靈敏柵極

工作溫度 -40°C ~ 110°C

安裝類型 通孔

封裝/外殼 TO-226-3，TO-92-3 標準主體（!--TO-226AA）

供應(yīng)商器件封裝 TO-92-3

庫存            28693

公司:瀚佳科技（深圳）有限公司

聯(lián)系人:李先生李小姐（只售原裝現(xiàn)貨）

手機:15323480719

電話:0755-23140719

QQ3441530696/2480898381

在8月下旬于美國矽谷舉行的年度Hot Chips大會上，Intel與Xilinx分享了晶片堆疊技術(shù)的最新進展...

美國的一項研究專案旨在培育一個能以隨插即用的“小晶片(chiplet)”來設(shè)計半導(dǎo)體的生態(tài)系統(tǒng);而在此同時，

英特爾(Intel)和賽靈思(Xilinx)等廠商則是使用專有封裝技術(shù)，來讓自己的FPGA產(chǎn)品與競爭產(chǎn)品有所差異化。

在未來八個月，美國國防部高等研究計劃署(DARPA)的“CHIPS”(Common Heterogeneous Integration and 

Intellectual Property Reuse Strategies)專案，期望能定義與測試開放晶片介面(open chip interfaces)，并在

三年內(nèi)讓許多公司運用該連結(jié)介面來打造各種復(fù)雜的零組件。

英特爾已經(jīng)參與此項專案，其他廠商預(yù)計也會馬上跟進;這位x86架構(gòu)的巨擘正在內(nèi)部爭論是否要公開部份的

嵌入式多晶片互連橋接技術(shù)(embedded multi-die interconnect bridge，EMIB)，而在8月下旬于美國矽谷舉行

的年度Hot Chips大會上，英特爾公布了目前EMIB技術(shù)的大部分細節(jié)。

Xilinx為CCIX (Cache Coherent Interconnect for Accelerators)互連架構(gòu)的領(lǐng)導(dǎo)者，該公司的一些高階主管表達

了對于該DARPA專案的興趣，并宣布其第四代FPGA使用臺積電(TSMC)專有的CoWoS 2.5D封裝技術(shù)。然而究

竟哪一種方式能為主流半導(dǎo)體設(shè)計降低成本、帶來高頻寬連接，至今尚不明朗。

使用有機基板(organic substrate)的多晶片模組(MCM)已經(jīng)行之有年，除了相對較低密度的問題，有些供應(yīng)商正

在想辦法降低成本。臺積電率先推出了一種扇出型(fan out)晶圓級封裝，用來封裝蘋果(Apple)最新iPhone手機

中的應(yīng)用處理器及其記憶體，該技術(shù)提供比多晶片模組技術(shù)更大的密度，但用來連結(jié)處理器仍不夠力。

高階的AMD與Nvidia繪圖晶片已經(jīng)和Xilinx一樣，使用像是CoWoS的2.5D技術(shù)，將處理器與記憶體堆疊連結(jié)在一

起;不過一位曾拒絕在Xbox上使用此技術(shù)的微軟(Microsoft)資深工程師提到，目前這些技術(shù)對于消費性電子產(chǎn)品

來說仍太過昂貴。

如同微軟，AMD的Epyc伺服器處理器不考慮采用相對昂貴的2.5D 堆疊技術(shù)，此處理器是由有機基板上的四顆裸

晶(die)所組成。在Hot Chip大會上介紹該晶片的AMD代表Kevin Lepa表示：“較傳統(tǒng)的多晶片模組是較為人知的

技術(shù)，成本更低…某些方面(效能)會有所犧牲，但我們認為這是可以接受的�！�

一些人希望DARPA的研發(fā)專案能盡速解決復(fù)雜的技術(shù)與商業(yè)瓶頸，Xilinx的一位資深架構(gòu)師即表示：“我們希望小

晶片能變成更像是IP。”

在2014年，英特爾首先將其EMIB技術(shù)形容為功能媲美2.5D堆疊技術(shù)、但成本更低的方案，某部分是因為它只使

用一部份的矽中介層(silicon-interposer)來連接任何尺寸的裸晶兩端。Altera在被英特爾并購前嘗試過該技術(shù)，其

現(xiàn)在出貨的高階Stratix FPGA使用EMIB來連結(jié)DRAM堆疊與收發(fā)器。

EMIB介面與CCIX進展

在Hot Chips大會上，英特爾介紹了兩種采用EMIB技術(shù)的介面，其一名為UIB，是以一種若非Samsung就是SK Hynix

使用的DRAM堆疊Jedec連結(jié)標準為基礎(chǔ);另外一個稱作AIB，是英特爾為收發(fā)器開發(fā)的專有介面，之后廣泛應(yīng)用于類

比、RF與其他元件。

對于EMIB來說，這兩者都是相對較簡單的平行I/O電路，英特爾相信比起串列連結(jié)介面，可以有較低的延遲性與較好

的延展擴充性(Scaling)。到目前為止，采用上述兩種介面的模組已經(jīng)在英特爾的3座晶圓廠以6種制程節(jié)點進行過設(shè)

計。

英特爾還未決定是否將公布AIB，也就是將之轉(zhuǎn)為開放原始碼;該介面在實體層的可編程速度可高達2 Gbps，即在一

個EMIB連結(jié)上支援2萬個連接。

英特爾FPGA部門的高級架構(gòu)師Sergey Shuarayev表示：“純粹就頻寬來說是很大的，而且我們可以建立龐大的系統(tǒng)

──比光罩更大;”他表示EMIB元件頻寬會比2.5D堆疊大6倍。此外密度也會提高，新一代的EMIB技術(shù)將支援35微米

(micron)晶圓凸塊，現(xiàn)今在實驗室中使用10mm連接的情況下，密度比目前使用的55mm凸塊高出2.5倍。

Shuarayev認為EMIB技術(shù)能被用以連結(jié)FPGA與CPU、資料轉(zhuǎn)換器與光學(xué)零組件，比起2.5D堆疊技術(shù)來說，成本更低、

良率更高;他補充說明，部分原因是它能從FPGA中移除難以處理的類比區(qū)塊。

Xilinx則在Hot Chips大會上推出VU3xP，為第四代的晶片堆疊方案，包含最多3個16奈米FPGAs與兩個DRAM堆疊;估計

明年4月前可提供樣品。這也是第一款使用CCIX介面的晶片方案，支援四個連結(jié)主處理器與加速器的一致性連結(jié)(coh

erent links)。

基于PCIe架構(gòu)的CCIX最初運作速度為25 Gbits/s，有33家公司支援此介面，目前IP方面由Cadence與Synopsys提供;Xi

linx副總裁Gaurav Singh表示：“有許多處理器正導(dǎo)入此標準。”此外，Xilinx采用堅固的AXI開關(guān)，自行設(shè)計了DRAM堆

疊區(qū)的連接(如下)方式，與各種記憶體控制器互通。

英特爾與Xilinx都提到了設(shè)計模組化晶片時所面臨的一些挑戰(zhàn)。CoWoS制程要求晶片的最大接面溫度維持在攝氏95度

以下;Singh提到，DRAM堆疊每減少一層，溫度大約會提高兩度;Shumarayev則表示，英特爾要求晶片供應(yīng)商為堆疊出

貨的裸晶都是KGD (known good die)，因為封裝壞晶粒的成本問題一直是多晶片封裝市場的困擾。